第六章 存储器

6.1 存储器概述


6.2 主存储器


6.3 高速缓冲存储器

6.4 CPU连线与汉明码

6.5 虚拟存储器

6.6 辅助存储器





2. 按存取方式分类


(1) 存取时间与物理地址无关（随机访问）

- 随机存储器　在程序的执行过程中 可 读 可 写
- 只读存储器　在程序的执行过程中 只 读

(2) 存取时间与物理地址有关（串行访问）

- 顺序存取存储器　　磁带
- 直接存取存储器　　磁盘


3. 按在计算机中的作用分类




6.1存储器概述

- 二、存储器的层次结构

1. 存储器三个主要特性的关系



2. 缓存－主存层次和主存－辅存层次




（速度）　　（容量）

缓存－主存　　主存－辅存

主存储器	虚拟存储器
实地址	虚地址
物理地址	逻辑地址

程序运行的局部性原理

- 在一小段时间内，最近被访问过的程序和数据很可能再次被访问
- 在存储空间上这些被访问的程序和数据往往集中在一小片存储区
- 在访问顺序上，指令顺序执行比转移执行的可能性大(大约5:1)
- 合理地把程序和数据分配在不同存储介质中



第六章 存储器

6.1 存储器概述

6.2 主存储器

6.3 高速缓冲存储器

6.4 CPU连线与汉明码

6.5 虚拟存储器

6.6 辅助存储器

6.2 主存储器

1. 概述
2. 半导体存储芯片简介
3. 随机存储器（RAM：Random Access Memory）
4. 只读存储器（ROM：Read Only Memory）
5. 存储器的加速

6.2 主存储器


1. 概述
2. 半导体存储芯片简介
3. 随机存储器（RAM：Random Access Memory）
4. 只读存储器（ROM：Read Only Memory）
5. 存储器的加速

6.2 主存储器

1. 概述
2. 半导体存储芯片简介
3. 随机存储器（RAM：Random Access Memory）
4. 只读存储器（ROM：Read Only Memory）
5. 存储器的加速

（1） 静态随机存储器（SRAM）

Static Random Access Memory



$T_1 \sim T_4$ 触发器

T_5、T_6 行开关


T_7、T_8 列开关

T_7、T_8 一列共用

A 触发器原端

A′ 触发器非端

① 静态RAM基本电路的读操作



行选 ⟶ T_5、T_6 开


列选 ⟶ T_7、T_8 开

读选择有效

V_A ⟶ T_6 ⟶ T_8

⟶ 读放 ⟶ D_{OUT}

②静态RAM基本电路的写操作



行选 ⟶ T_5、T_6 开

列选 ⟶ T_7、T_8 开

写选择有效


D_{IN} ⟶ 两个写放大器

（左）D_{IN} ⟶ 反相 ⟶ T_7 ⟶ T_5 ⟶ A′

（右）D_{IN} ⟶ T_8 ⟶ T_6 ⟶ A

2. 动态 RAM (DRAM)

(1) 动态 RAM 三管式基本单元电路



- 和静态RAM相比，动态RAM主要是靠电容存储电荷的原理来寄存信息（C_g）。如果电容C_g中存储有足够多的电荷，则表示存储信息“1”，如果电容中没有存储电荷则表示存储信息“0”。
- 三管式动态RAM基本单元电路中的三个MOS管T1、T2和T3主要用于控制基本单元电路读取或写入数据的过程。
- T4 MOS管不属于基本单元电路，共用于一列基本单元电路。

动态RAM和静态RAM的比较

主存 → DRAM　　SRAM → 缓存

	DRAM	SRAM
存储原理	电容	触发器
集成度	高	低
芯片引脚	少	多
功耗	小	大
价格	低	高
速度	慢	快
刷新	有	无


容量 { 地址线 / 数据线 / 片选、写使能 / V_{CC} / GND }

（4）动态RAM刷新——以128×128矩阵为例

存取周期 = 从DRAM读写数据

按行刷新：刷新与行地址有关

① 集中刷新（**刷新周期一般为**1~2ms，**设**存取周期为0.5 μs）异步




“死区”为 0.5 μs × 128 = 64 μs

“死时间率”为 128/4 000 × 100% = 3.2%

（4）动态RAM刷新——以128×128矩阵为例

② 分散刷新(存取周期为2*0.5μs)

读写数据
刷新



$t_C = t_M + t_R$

无“死区”

读写 刷新 (存取周期为 0.5 μs + 0.5 μs)


（4）动态RAM刷新——以128×128矩阵为例

③ 异步刷新(分散刷新与集中刷新结合，存取周期 0.5 μs)

每隔 15.6 μs 刷新一行（2000μs/128=15.625μs）

同一行每隔 2 ms 刷新一次

2ms 128×128矩阵 0.5μs/128个DRAM ⇒128次



“死区” 为 0.5 μs

合理安排刷新时间，可以避免出现 “死区”

存取周期 0.5μs

刷新周期 2ms 刷新128次

2ms - 128×0.5μs = 存取、读写

集中 } 死区

分散 存取 { 读写 / 刷新 } 没有死区

死时间率 = 死区 / 刷新周期 = 128×0.5μs / 2000μs = 3.2%

6.2 主存储器

1. 概述
2. 半导体存储芯片简介
3. 随机存储器（RAM：Random Access Memory）用户程序
4. 只读存储器（ROM：Read Only Memory） 固定程序{开机 关机 …
5. 存储器的加速

只读存储器——EEPROM,Flash Memory

4. Electrically Erasable Programmable Read Only Memory
   - 电可擦写
   - 局部擦写
   - 全部擦写
5. Flash Memory（闪速型存储器）

EPROM 价格便宜 集成度高

EEPROM 电可擦除——>重写


比 **EEPROM**快 具备 **RAM** 功能

6.2 主存储器

1. 概述
2. 半导体存储芯片简介
3. 随机存储器（RAM：Random Access Memory）
4. 只读存储器（ROM：Read Only Memory）
5. 存储器的加速

提高访问主存储器速度的方法

- 采用高性能存储芯片
  - SDRAM（同步 DRAM）:在系统时钟的控制下进行读出和写入，CPU 无须等待
  - RDRAM（Rambus DRAM）：主要解决 存储器带宽 问题
  - 带 Cache 的 DRAM: 在 DRAM 的芯片内集成了一个由 SRAM 组成的 Cache，有利于 猝发式读取
- 采用层次结构　Cache－主存
- 优化主存结构




带宽：每秒读取位数

bps bit per second


顺序编址

多体并行 { 高位交叉 / 低位交叉

① 高位交叉




② 低位交叉



增加不了带宽


易扩展



调整主存结构，提高访存速度


1. 单体多字系统

增加存储器的带宽




存在的问题：1）一旦遇到转移指令或者数据不连续存放，优化效果不好。
2）当只需要写入一个字时，带来了多写了几个字到内存，错误写入。为避免错误，需要增加额外电路。


2. 多体并行系统—(1)高位交叉　顺序编址




(1) 高位交叉——各个体并行工作



(2) 低位交叉——各个体轮流编址




(2) 低位交叉——各个体轮流编址



低位交叉的特点

在不改变存取周期的前提下，增加存储器的带宽


总线 < 访存周期



流水线方式存取

- 设n体低位交叉存储器，存取周期为T，总线传输周期为τ（为实现流水线方式存取，应满足 $T = n\tau$）。

（唐书例4.6中 T=200ns， τ =50ns）



连续读取 n个字所需的时间为

$T+(n-1)\tau$

高位交叉存储读取n个字所需时间为

$4T$

例 4.6 设有四个模块组成的四体存储器结构，每个体的存储字长为 32 位，存取周期为 200ns。假设数据总线宽度为 32 位，总线传输周期为 50ns，试求顺序存储和交叉存储的存储器带宽。

解：

顺序存储（高位交叉编址）和交叉存储（低位交叉编址）连续读出 4 个字的信息量是 32×4=128 位。

顺序存储存储器连续读出 4 个字的时间是 $200ns \times 4 = 800ns = 8 \times 10^{-7}s$


交叉存储存储器连续读出 4 个字的时间是 $200ns + 50ns \times (4-1) = 350ns = 3.5 \times 10^{-7}s$

顺序存储器的带宽是 $128/(8 \times 10^{-7}) = 16 \times 10^{7}bps$

交叉存储器的带宽是 $128/(3.5 \times 10^{-7}) = 37 \times 10^{7}bps$

(3) 存储器控制部件（存控）

- 见教材106页



第六章 存储器

6.1 存储器概述

6.2 主存储器

6.3 高速缓冲存储器（Cache）

6.4 CPU连线与汉明码

6.5 虚拟存储器

6.6 辅助存储器


6.3高速缓冲存储器

一、概述

1. 问题的提出

避免 CPU “空等” 现象（I/O设备访问优先级高于CPU访存）

CPU 和主存（DRAM）的速度差异




CPU⇄缓存 主存 并行 I/O

程序访问的局部性原理：1）时间局部性，当前正在使用的指令和数据在不久的将来还会被使用到。2）空间局部性，当前正在使用的指令和数据在不久的将来，其相邻的指令数据可能会被用到。

Cache 的工作原理——主存和缓存的编址

- 按**块(Cache line)**操作
- 块的大小**相同**(B)
  - $B=2^b$
  - **Cache line size**
- 主存块数$M=2^m$
- 缓存块数$C=2^c$
- M >>C



Cache 的工作原理——命中率

- 命中(hit)：主存块**调入**缓存——**建立** 了对应关系
- 未命中(miss)：主存块**未调入**缓存——**未建立** 对应关系
- 用 **标记** 记录与某缓存块建立了对应关系的**主存块号**
- 命中率(hit rate)：欲访问的信息在 Cache 中的 比率。
  - 与 Cache **容量、块长** 等有关
  - 块长（Cache line size）：一个存取周期内从主存获取的信息长度(4 - 8个可编址单位——字/字节)

例如：CRAY_1　16体交叉　块长取 16 个存储字

IBM 370/168　4体交叉　块长取 4 个存储字

缓存次数 N_c

主存次数 N_m

$$h = \frac{N_c}{N_c + N_m}$$

平均访问时间：$t_e = t_c \cdot h + t_m \cdot (1-h)$

t_c：缓存存取时间

t_m：主存存取时间

$$= \frac{N_c \cdot t_c + N_m \cdot t_m}{N_c + N_m}$$

$$= \frac{N_c}{N_c + N_m} t_c + \frac{N_m}{N_c + N_m} t_m$$

访问效率

$$e = \frac{t_c}{t_e} \times 100\%$$

Cache 的容量与块长是影响 Cache 效率的重要因素，通常用“命中率”来衡量 Cache 的效率。命中率是指 CPU 要访问的信息已在 Cache 内的比率。

在一个程序执行期间，设 N_c 为访问 Cache 的总命中次数，N_m 为访问主存的总次数，则命中率 h 为

$$h = \frac{N_c}{N_c + N_m}$$

设 t_c 为命中时的 Cache 访问时间，t_m 为未命中时的主存访问时间，$1-h$ 表示未命中率，则 Cache－主存系统的平均访问时间 t_a 为

$$t_a = ht_c + (1-h)t_m$$

当然，以较小的硬件代价使 Cache－主存系统的平均访问时间 t_a 越接近于 t_c 越好。用 e 表示访问效率，则有

$$e = \frac{t_c}{t_a} \times 100\% = \frac{t_c}{ht_c + (1-h)t_m} \times 100\%$$

可见，为提高访问效率，命中率 h 越接近 1 越好。

唐书教材P111

例 4.7 假设 CPU 执行某段程序时，共访问 Cache 2000 次，访问主存 50 次。已知 Cache 的存取周期为 50ns，主存的存取周期为 200ns。求 Cache—主存系统的命中率、效率和平均访问时间。

解：

（1）Cache 的命中率为 2000/(2000+50) = 0.97

（2）由题可知，访问主存的时间是访问 Cache 时间的 4 倍（200/50 = 4）


设访问 Cache 的时间为 t，访问主存的时间为 $4t$，Cache—主存系统的访问效率为 e，则

$$e = \frac{\text{访问Cache的时间}}{\text{平均访问时间}} \times 100\%$$

$$= \frac{t}{0.97 \times t + (1-0.97) \times 4t} \times 100\% = 91.7\%$$


（3）平均访问时间 = 50ns×0.97＋200ns×(1–0.97) = 54.5ns


3. Cache 的基本结构



6.3高速缓冲存储器

- Cache 的 读写 操作
  - 读





Cache 的 写 操作

- Cache 和主存的内容一致性
- **写直达法**(Write - through)
  - 同时写数据到Cache和主存
  - 写操作时间就是访问主存的时间
  - 读操作时不涉及对主存的写操作
  - 更新策略比较容易实现



- **写回法**(Write-back):写操作时只写入Cache而不写入主存
  - 写操作时间就是访问 Cache 的时间
  - 当 Cache 数据被替换出去时才写回主存
  - 读操作Cache失效发生数据替换时，被替换的块需写回主存，增加了Cache 的复杂性

主存对应块作废

主存对应块

Cache的改进

https://docs.microsoft.com/zh-cn/sysinternals/downloads/

- 增加Cache的级数
  - 片内Cache、片外Cache
- 统一缓存和分立缓存
  - 指令Cache、数据Cache

```
D:\GreenSW>coreinfo64/c

Coreinfo v3.52 - Dump information on system CPU and memo
Copyright (C) 2008-2021 Mark Russinovich
Sysinternals - www.sysinternals.com


Logical to Physical Processor Map:
**----------  Physical Processor 0 (Hyperthreaded)
--**--------  Physical Processor 1 (Hyperthreaded)
----**------  Physical Processor 2 (Hyperthreaded)
------**----  Physical Processor 3 (Hyperthreaded)
--------**--  Physical Processor 4 (Hyperthreaded)
----------**  Physical Processor 5 (Hyperthreaded)
```

选择 C:\WINDOWS\system32\cmd.exe

```
D:\GreenSW>coreinfo64 -l


Coreinfo v3.52 - Dump information on system CPU and memory topology
Copyright (C) 2008-2021 Mark Russinovich
Sysinternals - www.sysinternals.com


Logical Processor to Cache Map:
**----------  Data Cache          0, Level 1,   32 KB, Assoc   8, LineSize  64
**----------  Instruction Cache   0, Level 1,   32 KB, Assoc   8, LineSize  64
**----------  Unified Cache       0, Level 2,  256 KB, Assoc   4, LineSize  64
**********  Unified Cache       1, Level 3,   12 MB, Assoc  16, LineSize  64
--**--------  Data Cache          1, Level 1,   32 KB, Assoc   8, LineSize  64
--**--------  Instruction Cache   1, Level 1,   32 KB, Assoc   8, LineSize  64
--**--------  Unified Cache       2, Level 2,  256 KB, Assoc   4, LineSize  64
----**------  Data Cache          2, Level 1,   32 KB, Assoc   8, LineSize  64
----**------  Instruction Cache   2, Level 1,   32 KB, Assoc   8, LineSize  64
----**------  Unified Cache       3, Level 2,  256 KB, Assoc   4, LineSize  64
------**----  Data Cache          3, Level 1,   32 KB, Assoc   8, LineSize  64
------**----  Instruction Cache   3, Level 1,   32 KB, Assoc   8, LineSize  64
------**----  Unified Cache       4, Level 2,  256 KB, Assoc   4, LineSize  64
--------**--  Data Cache          4, Level 1,   32 KB, Assoc   8, LineSize  64
--------**--  Instruction Cache   4, Level 1,   32 KB, Assoc   8, LineSize  64
--------**--  Unified Cache       5, Level 2,  256 KB, Assoc   4, LineSize  64
----------**  Data Cache          5, Level 1,   32 KB, Assoc   8, LineSize  64
----------**  Instruction Cache   5, Level 1,   32 KB, Assoc   8, LineSize  64
----------**  Unified Cache       6, Level 2,  256 KB, Assoc   4, LineSize  64
```

6.3高速缓冲存储器

- 二、Cache – 主存的地址映射
  - 直接映射
  - 全相联映射
  - 组相联映射


1. 直接映射



每个缓存块 i 可以和 若干 个 主存块 对应


每个主存块 j 只能和 一 个 缓存块 对应

2. 全相联映射



主存 中的 任一块 可以映射到 缓存 中的 任一块

3. 组相联映射


组
Cache 共 Q 组，每组内2r块（r = 1)
0
1
2c-r－1
标记
字块 0
字块 1
字块 2
字块 3
字块 2c－2
字块 2c－1
主存储器
字块0
字块1
字块2c-r –1
字块2c-r
字块2c-r +1
字块2c-r+1
字块2m –1
主存地址
主存字块标记
组地址
字块内地址
s = t + r 位
q = c－r 位
b 位
m 位
i = j mod Q
直接映射
全相联映射
某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一块

例（唐书例4.8）——续

例：假设主存容量为512KB，Cache容量为4KB，每个字块为 16个字，每个字32位。

1) Cache 地址有多少位？可容纳多少块？

Cache 容量 4KB—>地址 **12** 位。 4KB/(4B*16) =**64** 块

2) 主存地址有多少位？可容纳多少块？

512KB—>主存地址**19**位。 512KB/(4B*16) = **8192** 块。

3) 在直接映射方式下，主存的第几块映射到 Cache 中的第5 块（设起始字块为第 1 块）？

主存的第 5，64 + 5，2×64 + 5， … ， 8192 – 64 + 5 块

例（唐书例4.8）——续

(主存512KB，Cache 4KB，每个字块16个字，每个字32位)


4）画出直接映射方式下主存地址字段中各段的位数

(主存字块标记+缓存字块地址+字块内地址)

字块内地址为 **6** 位（字块大小为：4B*16=64B）

缓存共 64 块，故缓存字块地址为 **6** 位

主存字块标记为主存地址与Cache 地址长度之差**19-12=7**位。




例（唐书例4.9）——续

- 假设主存容量 512K×16 位，Cache 容量 4096×16 位，每个块为4个16位的字，访存地址为字地址。


4）在四路组相联映射方式下，设计主存的地址格式。

一组内有 **4** 块，Cache有**1024块** ——>组地址 **8** 位



5）在八路组相联映射方式下，设计主存的地址格式。

一组内有 **8** 块，Cache有**1024块** ——>组地址 **7** 位



6.3高速缓冲存储器——小结

- **实际应用：**块设备缓存、硬盘缓存、web cache...

不灵活

直接映射　某一 主存块 只能固定 映射到 某一 缓存块

全相联映射　某一 主存块 能 映射到 任一 缓存块

组相联映射　某一 主存块只能映射某一缓存组中的任一块

成本高

唐书教材P122

例 4.11 设某机主存容量为 16 MB，Cache 的容量为 8 KB。每字块有 8 个字，每字 32 位。设计一个四路组相联映射的 Cache 组织。

(1) 画出主存地址字段中各段的位数。

(2) 设 Cache 初态为空，CPU 依次从主存第 0，1，2，…，99 号单元读出 100 个字(主存一次读出一个字)，并重复此次序读 10 次，问命中率是多少？

(3) 若 Cache 的速度是主存速度的 5 倍，试问有 Cache 和无 Cache 相比，速度提高多少倍？

(4) 系统的效率为多少？

解：(1) 根据每个字块有 8 个字，每个字 32 位，得出主存地址字段中字块内地址字段为 5 位，其中 3 位为字地址，2 位为字节地址。

根据 Cache 容量为 8 KB $= 2^{13}$ B，字块大小为 2^5 B，得 Cache 共有 2^8 块，故 $c = 8$。根据四路组相联映射 $2^r = 4$，得 $r = 2$，则 $q = c - r = 8 - 2 = 6$ 位。

根据主存容量为 16 MB $= 2^{24}$ B，得出主存地址字段中主存字块标记为 $24 - 6 - 5 = 13$ 位。

主存地址字段各段格式如图 4.59 所示。

主存字块标记	组地址	字块内地址
13 位	6 位	5 位

例 4.11 设某机主存容量为 16 MB，Cache 的容量为 8 KB。每字块有 8 个字，每字 32 位。设计一个四路组相联映射的 Cache 组织。

(1) 画出主存地址字段中各段的位数。

(2) 设 Cache 初态为空，CPU 依次从主存第 0，1，2，…，99 号单元读出 100 个字(主存一次读出一个字)，并重复此次序读 10 次，问命中率是多少？

(3) 若 Cache 的速度是主存速度的 5 倍，试问有 Cache 和无 Cache 相比，速度提高多少倍？

(4) 系统的效率为多少？

(2) 由于每个字块中有 8 个字，而且初态 Cache 为空，因此 CPU 读第 0 号单元时，未命中，必须访问主存，同时将该字所在的主存块调入 Cache 第 0 组中的任一块内，接着 CPU 读 1～7 号单元时均命中。同理，CPU 读第 8，16，…，96 号单元时均未命中。可见 CPU 在连续读 100 个字中共有 13 次未命中，而后 9 次循环读 100 个字全部命中，命中率为

$$\frac{100\times 10-13}{100\times 10}=0.987$$

(3) 根据题意，设主存存取周期为 $5t$，Cache 的存取周期为 t，没有 Cache 的访问时间为 $5t\times 1\,000$，有 Cache 的访问时间为 $t(1\,000-13)+5t\times 13$，则有 Cache 和没有 Cache 相比，速度提高的倍数为

$$\frac{5t\times 1\,000}{t(1\,000-13)+5t\times 13}-1\approx 3.75$$

(4) 根据(2)求得的命中率 0.987，主存的存取周期为 $5t$，Cache 的存取周期为 t，得系统的效率为

$$\frac{t}{0.987\times t+(1-0.987)\times 5t}\times 100\%=95\%$$

第六章 存储器

6.1 存储器概述

6.2 主存储器

6.3 高速缓冲存储器（Cache）


6.4 CPU连线与汉明码

6.5 虚拟存储器

6.6 辅助存储器

（回顾）存储芯片片选线的作用

用 16K × 1位 的存储芯片组成 64K × 8位 的存储器



当地址为 65 535 时，此 8 片的片选有效

一、存储器与 CPU 的连接


1. 存储器容量的扩展

(1) 位扩展（增加存储字长）

用 ?2片 1K×4位 存储芯片组成 1K×8位 的存储器

10根地址线

8根数据线




(2) 字扩展（增加存储字的数量）

11根地址线

用 2片 1K×8位 存储芯片组成 2K×8位 的存储器

8根数据线




(3) 字、位扩展

用8片 1K×4位 存储芯片组成 4K×8位 的存储器

12根地址线

8根数据线



6.2主存储器

2. 存储器与 CPU 连接的要点

(1) 地址线的连接

- CPU的地址线数往往比一个存储芯片的地址线数要多。通常总是将**CPU地址线的低位与存储芯片的地址线相连，CPU地址线的高位一般用于生成片选信号**。
- 如：8片1K*4位的芯片扩展成4K*8位的存储器，CPU地址线为12位，而存储芯片的地址线仅有10位。

(2) 数据线的连接

- CPU的数据线数与存储芯片的数据线数也不一定相等。需要对存储芯片进行位扩展，使其与CPU的数据线数相等。
- 如：8片1K*4位的芯片扩展成4K*8位的存储器，CPU数据线为8位，而存储芯片的数据线仅有4位。

2. 存储器与 CPU 连接的要点

(3) 片选线的连接

- 片选线的连接是CPU与存储芯片正确工作的关键。哪一片存储芯片被选中主要取决于存储芯片的片选控制端$\overline{CS}$能否接收到来自CPU的片选有效信号（低电平有效）。
- 片选有效信号与CPU访存控制信号$\overline{MREQ}$ 有关。只有当CPU要求访存时，才需要选择存储芯片。
- 片选有效信号还与地址有关。
- 在实际应用中，我们会使用访存控制信号$\overline{MREQ}$ 和高位地址共同产生片选有效信号。

2. 存储器与 CPU 连接的要点

(4) 读/写命令线的连接

- CPU的读/写命令线（ $\overline{WE}$ ）一般可以直接与存储芯片的读/写控制端相连，一般为低电平写，高电平读，。

(5) 合理选择存储芯片

- 合理选择存储芯片主要包括选择芯片类型（RAM或者ROM），以及芯片的数量。
- 通常选用ROM存放系统程序、标准子程序和常数。
- 选用RAM存放用户程序。

2. 存储器与 CPU 连接的要点

(6)其他：时序、负载等

- CPU时序和存储器的时序要能够相互配合，才能够正确读出或写入数据。
- 负载考虑的是CPU最多可以带动多少片存储芯片。

存储器与 CPU 的连接

2. 存储器与 CPU 的连接

(1) 地址线的连接

(2) 数据线的连接

(3) 读/写命令线的连接

(4) 片选线的连接

(5) 合理选择存储芯片

(6) 其他　　时序、负载

例1

设 CPU 有 16 根地址线，8 根数据线，

$\overline{\text{MREQ}}$ 访存控制信号（低电平有效），

$\overline{\text{WR}}$ 读/写控制信号（高电平为读，低电平为写）

RAM：1K×4位；4K×8位；8K×8 位

ROM：2K×8位；4K×8位；8K×8 位

74LS138 译码器和各种门电路

画出 CPU 与存储器的连接图，要求

① 主存地址空间分配：

6000H～67FFH 为系统程序区；

6800H～6BFFH 为用户程序区。

② 合理选用上述存储芯片，说明各选几片？


③ 详细画出存储芯片的片选逻辑图。

6000H ~ 67FFH :系统程序区

6800H ~ 6BFFH :用户程序区

例1解析

(1) 写出对应的二进制地址码



(2) 确定芯片的数量及类型 01101 | A9 ~ A0 作废

可选的：RAM： 1K×4位；4K×8位；8K×8 位

ROM： 2K×8位；4K×8位；8K×8 位


(3) 分配地址线

A_{15}	A_{13}	A_{11}	A_{10}	…	A_7	…	A_4	A_3	…	A_0	
0	1	1	0	0	0	0	0	0	0	0	1片 ROM 2K×8位
⋮											
0	1	1	0	0	1	1	1	1	1	1	
0	1	1	0	1	0	0	0	0	0	0	2片RAM 1K×4位
⋮											
0	1	1	0	1	0	1	1	1	1	1	
		C	B	A							

A_{10}~A_0 接 2K×8位 ROM 的地址线


A_9 ~A_0 接 1K×4位 RAM 的地址线

74LS138 译码器



(4) 确定片选信号

例1　CPU 与存储器的连接图



例2 假设同前，要求最小 **4K**为系统 $A_0 \sim A_{11}$

程序区，相邻 **8K**为用户程序区。 $A_0 \sim A_{12}$

不如两个4K.

(1) 写出对应的二进制地址码

(2) 确定芯片的数量及类型

(3) 分配地址线

(4) 确定片选信号

(5) 确定片选逻辑

例2　解析

4K为系统程序区
相邻8K为用户程序区

- ✓ 写出对应的二进制地址码
- ✓ 确定芯片数量和类型

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	…	A_7	…	A_4	A_3	…	A_0	
0	0	0	0	0	0		0		0	0		0	ROM 4K×8位
⋮													
0	0	0	0	1	1		1		1	1		1	
0	0	0	1	0	0		0		0	0		0	4K×8位 RAM 1片
⋮													
0	0	0	1	1	1		1		1	1		1	
0	0	1	0	0	0		0		0	0		0	4K×8位 RAM 1片
⋮													
0	0	1	0	1	1		1		1	1		1	

第一个相邻4K

第二个相邻4K


例2解析

4K为系统


相邻8K为用户程序区

- ✓ 分配地址线
- ✓ 确定片选信号


A_{11}~ A_0 接 ROM 和 RAM 的地址线



例2　CPU与存储器的连接图



例3 设 CPU 有 20 根地址线，8 根数据线。并用 IO/$\overline{M}$ 作访存控制信号。$\overline{RD}$ 为读命令，$\overline{WR}$ 为写命令。现有 2764 EPROM (8K × 8位), 外特性如下：



$\overline{CE}$ 片选信号

$\overline{OE}$ 允许输出

$\overline{PGM}$ 可编程端

唐书P97页，例4.3

用 138 译码器及其他门电路（门电路自定）画出 CPU 和 2764 的连接图。要求地址为 F0000H~FFFFFH , 并写出每片 2764 的地址范围。

二、存储器的校验

- 为什么要对存储器的信息进行校验？
- 为了能够校验出信息是否正确，如何进行编码？
- 纠错和检错能力与什么因素有关？
- 校验出信息出错后是如何进行纠错？



二、存储器的校验

合法编码集合		检错、纠错能力
• {000, 001, 010, 011, 100, 101, 110, 111}		检0位错、纠0位错
• {000, 011, 101, 110}		检1位错，纠0位错
100（000，101，110）		
• {000，111}		检1位错，纠1位错
100（000）110	编码的检测能力和纠错能力与什么有关？	
• {0000，1111}		检2位错，纠1位错
1000 1100		
• {00000，11111}	任意两组合法编码之间二进制位的最小差异数	检2位错，纠2位错
11000 11100		

二、存储器的校验

1 . 编码的最小距离

任意两组合法代码之间 二进制位数 的 最少差异

编码的纠错 、检错能力与编码的最小距离有关

$$L-1=D+C\ (D\geq C)$$

L —— 编码的最小距离

D —— 检测错误的位数

C —— 纠正错误的位数

$L=3$

具有 一位 纠错能力


汉明码——一种具有一位纠错能力的编码

汉明码

- 组成汉明码的三要素

汉明码采用奇偶校验


划分式分组校验例子：



汉明码的分组是一种非划分方式

1	2	3	4	5	6	7

分成3组，每组有1位校验位，共包括4位数据位



校验位应放哪里呢？

1, 2, 4, 8, …
位置放校验码

给出了出错的位置

$P_4P_2P_1$	无差错
0 0 0	
0 0 1	1
1 0 1	5
1 1 0	6
1 1 1	7

如何分组的呢？

第1组 XXXX1
第2组 XXX1X
第3组 XX1XX
第4组 X1XXX
第5组 1XXXX

汉明码

- 组成汉明码的三要素

  汉明码的组成需增添 k 位检测位

  $$2^k \geq n + k + 1$$

  检测位的位置 ？

  $$2^i \ (i = 0，\ 1，\ 2，\ 3，\ \ldots)$$

  检测位的取值 ？

  与该位所在的检测“小组”中承担的奇偶校验任务有关

各检测位 C_i 所承担的检测小组

- C_1 检测 g_1 小组包含位 1,3,5,7,9,11,... (XXXX1)
- C_2 检测 g_2 小组包含位 2,3,6,7,10,11,... (XXX1X)
- C_4 检测 g_3 小组包含位 4,5,6,7,12,13,... (XX1XX)
- C_8 检测 g_4 小组包含位 8,9,10,11,12,13,14,15,24,... (X1XXX)

- g_i 小组独占第 2^{i-1} 位
- g_i 和 g_j 小组共同占第 $2^{i-1}+2^{j-1}$ 位
- g_i、g_j 和 g_l 小组共同占第 $2^{i-1}+2^{j-1}+2^{l-1}$ 位

例1　求 0101 按“偶校验”配置的汉明码

解：∵ $n=4$

根据 $2^k \geq n+k+1$

得 $k=3$

汉明码排序如下：

二进制序号	1	2	3	4	5	6	7
名称	C_1	C_2	0	C_4	1	0	1
	0	1		0			

∴ 0101 的汉明码为 0100101

设置

练习1：按配偶原则配置 0011 的汉明码: [填空1]

正常使用填空题需3.0以上版本雨课堂

作答

练习1　按配偶原则配置 0011 的汉明码

解：　∵ $n=4$　　根据 $2^k \geq n+k+1$

取 $k=3$

二进制序号	1	2	3	4	5	6	7
名称	C_1	C_2	0	C_4	0	1	1
	1	0		0			

$C_1 = 3 \oplus 5 \oplus 7 = 1$

$C_2 = 3 \oplus 6 \oplus 7 = 0$

$C_4 = 5 \oplus 6 \oplus 7 = 0$

∴ 0011 的汉明码为 1000011

3. 汉明码的纠错过程

形成新的检测位 P_i，其位数与增添的检测位有关，

如增添 3 位（$k=3$），新的检测位为 $P_4\,P_2\,P_1$。

以 $k=3$ 为例，对于按“偶校验”配置的汉明码 P_i 的取值为：

$$P_1 = \overset{C_1}{1} \oplus 3 \oplus 5 \oplus 7$$

$$P_2 = \overset{C_2}{2} \oplus 3 \oplus 6 \oplus 7$$

$$P_4 = \overset{C_4}{4} \oplus 5 \oplus 6 \oplus 7$$

不出错时 $P_1=0$，$P_2=0$，$P_4=0$

例2　已知接收到的汉明码为 0100111

（按配偶原则配置）试问要求传送的信息是什么？


解：纠错过程如下

$P_1 = 1 \oplus 3 \oplus 5 \oplus 7 = 0$　无错

$P_2 = 2 \oplus 3 \oplus 6 \oplus 7 = 1$　有错

$P_4 = 4 \oplus 5 \oplus 6 \oplus 7 = 1$　有错

$\therefore \quad P_4P_2P_1 = 110$



第 6 位出错，可纠正为 0100101，

故要求传送的信息为 0101。

设置

练习2：已知按偶校验配置的汉明码0101101，第几位出错：[填空1]

正常使用填空题需3.0以上版本雨课堂

作答

练习2 写出按偶校验配置的汉明码


0101101 的纠错过程

$P_4 = 4 \oplus 5 \oplus 6 \oplus 7 = 1$

$P_2 = 2 \oplus 3 \oplus 6 \oplus 7 = 0$

$P_1 = 1 \oplus 3 \oplus 5 \oplus 7 = 0$

$\therefore\ P_4 P_2 P_1 = 100$ 第 4 位错，可不纠



设置

练习3：按配奇校验配置 0011 的汉明码：[填空1]

正常使用填空题需3.0以上版本雨课堂

作答

练习3 按配奇校验配置 0011 的汉明码

解： ∵ $n=4$ 根据 $2^k \geq n+k+1$

取 $k=3$

二进制序号	1	2	3	4	5	6	7
名称	C_1	C_2	0	C_4	0	1	1
	0	1		1			

$C_1 = 3 \oplus 5 \oplus 7 = 0$

$C_2 = 3 \oplus 6 \oplus 7 = 1$

$C_4 = 5 \oplus 6 \oplus 7 = 1$

配奇的汉明码为 0101011

